簡易檢索 / 檢索結果

  • 檢索結果:共1筆資料 檢索策略: "方劭云".ccommittee (精準) and ckeyword.raw="時間至數位轉換電路"


  • 在搜尋的結果範圍內查詢: 搜尋 展開檢索結果的年代分布圖

  • 個人化服務

    我的檢索策略

  • 排序:

      
  • 已勾選0筆資料


      本頁全選

    1

    以現場可程式化閘陣列實現基於延遲迴繞與加總平均法之改良式時間至數位轉換電路
    • 電子工程系 /103/ 碩士
    • 研究生: 蕭雅雲 指導教授: 陳伯奇
    • 本論文提出一個實現於現場可程式化閘陣列(Field Programmable Gate Array,FPGA)並利用延遲迴繞與加總平均法為基礎的改良式時間至數位轉換電路(Time-to-Digita…
    • 點閱:343下載:0
    • 全文公開日期 2020/08/02 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 2020/08/02 (國家圖書館:臺灣博碩士論文系統)
    1